(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-281577

(43)公開日 平成5年(1993)10月29日

(01) 015		-14	and a first community and area				
(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ			技術表示箇所
G 0 2 F	1/136	500	9018-2K				
	1/133	550	7820-2K				
G09F	9/30	3 3 8	6447-5G				
G 0 9 G	3/36		7319-5G				
				•	審査請求	未請求	請求項の数5(全 9 頁)
				- 			


(21)出願番号	特顧平4-109340	(71)出願人	000153878		
(22)出顧日	平成4年(1992)4月2日	(72)発明者	株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内		


(54) 【発明の名称】 アクティブマトリクス表示装置およびその駆動方法

(57)【要約】

【目的】 液晶表示装置のようなCMOSトランスファーゲイト回路を有するアクティブマトリクス静電表示方式において、開口率を低下させることなく補助容量を設ける方法を提供する。

【構成】 第n行と第(n+2)行のゲイト配線に、互いに極性が異なるTFTをそれぞれ接続し、これらTFTに接続された画素電極を、間の第(n+1)行のゲイト配線にオーバーラップさせて補助容量とする。





1

【特許請求の範囲】

【請求項1】 アクティブマトリクス型表示装置において、第n行のゲイト線に接続したN型もしくはP型の第1の電界効果型半導体素子と、第(n+2)行のゲイト線に接続した前記第1の半導体素子とは逆の導電型の第2の電界効果型半導体素子と、前記第1および第2の半導体素子のソースもしくはドレインに接続された画素電極とを有することを特徴とする表示装置。

【請求項2】 第n行のゲイト線に接続したN型もしくはP型の第1の電界効果型半導体素子と、第(n+2)行のゲイト線に接続した前記第1の半導体素子とは逆の導電型の第2の電界効果型半導体素子を有するアクティブマトリクス型表示装置において、第(n+2)行のゲイト線に正または負の信号が印加されたとき、第n行のゲイト線には第(n+2)行のゲイト線に印加されたものとは逆の極性の信号が印加され、また、第(n+1)行のゲイト線には有効な信号が印加されていないことを特徴とする表示装置の駆動方法。

【請求項3】 アクティブマトリクス型表示装置において、第n行のゲイト線に接続したN型もしくはP型の第1の電界効果型半導体素子と、第(n+2)行のゲイト線に接続した前記第1の半導体素子とは逆の導電型の第2の電界効果型半導体素子と、画素電極と第(n+1)行のゲイト線の間の静電容量を補助容量とする画素電極とを有することを特徴とする表示装置。

【請求項4】 アクティブマトリクス型表示装置において、第m列のデータ線と第n行のゲイト線に接続したN型もしくはP型の第1の電界効果型半導体素子と、同じく第m列のデータ線と第n行のゲイト線に接続した前記第1の半導体素子とは逆の導電型の第2の電界効果型半 30導体素子とが、第m列のデータ線に対して右側もしくは左側にあるとき、第m列のデータ線と第(n-1)行のゲイト線に接続したTFTと、第m列のデータ線と第(n-1)行のゲイト線に接続したTFTは、第m列のデータ線に対して前記第1および第2のTFTと逆側にあることを特徴とする表示装置。

 $\Delta V = (C_1 - C_2) V_6 / (C_1 + C_2 + C_{LC}) \cdot \cdot \cdot \otimes$

(ここで、 C_1 、 C_2 には、それぞれのTFTと画素容量の間の静電容量)なので、 C_1 と C_2 を等しくなるようにすれば、 ΔV は0とすることができる。

【0006】加えて、1 画素について少なくとも2つの TFTが存在するので、もし、1 つのTFTが不良で動 作しない場合にも、他のTFTによって補うことができ る。もちろん、この場合には、不良の程度によっては、 式のはあてはまらず、通常のアクティブマトリクスの式 *【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリクス 型液晶表示装置等の、静電表示装置およびその駆動方法 に関するものである。

[0002]

【従来の技術】近年、液晶ディスプレー駆動のためのアクティプマトリクスがさかんに研究され、また、実用化されている。従来のアクティプマトリクス回路は、画素10 電極と対向電極の間に液晶をはさんだコンデンサーを形成し、薄膜トランジスタ(TFT)によって、このコンデンサーに出入りする電荷を制御するものであった。画像を安定に表示する為には、このコンデンサーの両極の電圧が一定に保たれることが要求されていたが、いくつかの理由によって困難があった。

 Δ V=C' V_{ϵ} / $(C_{1\epsilon}+C')$ ・・・① で表される電圧の変動がゲイトパルスの除去される時点で発生した。この Δ Vの大きさは、理論的にはデータ線 Y_{ϵ} に印加される信号の大小や極性に関わらず同じものであった。

【0004】この問題を解決するためには、CLcをC'に比べて大きくすればよく、したがって、セルフアライン的にソース/ドレインを作製することによって、寄生容量を低減することや、画素容量に並列に補助容量を挿入して、見かけ上、上式の分母を大きくすることがなされている。

【0005】最近では、図1(A)に示すようなCMOSトランスファーゲイト回路を用いることによって、この問題を解決しようとなされている(例えば、特開平2-178632)。すなわち、このようなトランスファーゲイト回路では、PMOSのゲイト電極に負のパルスを、NMOSのゲイト電極に正のパルス(パルスの波高はいずれも同じくV。とする)が同時に印加された場合には ΛV は

①が適用されるので、寄生容量が著しく大きな場合には Δ V は非常に大きなものとなる。

【0007】図1では、ゲイト配線はPMOS用とNMOS用を兼用しているが、例えば、特開平2-178632にあるように、PMOS専用の配線とNMOS専用の配線を設けてもよい。ただし、その場合にはゲイト線の本数が倍になるので、開口率は低下する。

式②はあてはまらず、通常のアクティブマトリクスの式 50 【0008】一般に、アクティブマトリクス回路では、

画素電極からは、TFTを介して電荷が放電する。そこ で、従来のTFTでは補助容量をつけて、この電荷の放 出を抑えることがなされてきたが、図1のトランスファ ーゲイト型の回路においても補助容量をつけて、電荷の 放出を抑えることがなされる。そして、その場合には、 Δ V が C1 と C2 が等しければ O であるという、トラン スファーゲイト回路の特色を生かして、図1 (B) に示 すようにゲイト線 (X』、X₁₊₁) に画素電極をオーパ ーラップさせて、これを補助容量(C1、C2)とする 加されている間以外は接地準位と同じ準位であるからで ある。このため、例えば、新たに接地線を設ける必要も なく、開口率を維持したまま高画質が得られることが期 待されていた。

[0009]

[0011]

【発明が解決しようとする課題】しかしながら、図1 (B) のような補助容量を形成するにあたって、特に補 助容量の大きさが大きくなると、C」とC」を厳密に等 しくすることは困難となった。例えば、セルフアライン りの寄生容量は画素容量の10%以内とすることがで き、2つのTFTの寄生容量のばらつきは、さらに30 %以内とすることが出来る。すなわち、式②における (C1 - C2) は、画素容量の3%以内とすることがで

【0010】一方、補助容量として、自然に形成される 寄生容量以外に人為的に容量を設定する場合には、一つ の補助容量の大きさとしては画素容量と同じ程度が求め られる。したがって、この2つの補助容量C1、C2の 差を10%以内としても、式②の(C1 - C2)は、画 素容量の10~20%となってしまった。実際には、ゲ イト線の幅の微妙な違いや、画素電極の重なりのずれ等 の理由のために、より大きな変動が生じ、また、補助容 量も画素容量の10倍以上の大きなものが要求されるこ ともあって、Δ V が極めて大きくなることがあった。

【問題を解決するための手段】この問題の解決するため に、本発明では、図2に示すような回路配置を提案す る。すなわち、本発明では、第n行のゲイト配線と第 (n+2) 行のゲイト配線とにTFTを接続してトラン 40スファーゲイト回路を形成し、間の第 (n+1) 行のゲ イト配線には、このトランスファーゲイト回路の画素電 極をオーバーラップさせて補助容量Cとするものであ る。一方、図から明らかなように、第(n+1)行のゲ イト配線も、補助容量専用の配線ではなく、他の囲素の ゲイト電極として機能するものである。すなわち、余分

【0012】図2は本発明を説明する回路図、および構 成を示している。このような構成を取る場合、1つのデ ータ線 (例えばY。) に注目した場合、画素はそのデー 50

な配線を設けたわけではないので開口率は低下しない。

夕線をはさんで左右左右というように交互に構成すると 開口率を維持する上で効率的である。

【0013】本発明では、式②におけるC1、C2 は実 質的に各TFTの寄生容量であり、図からも明らかなよ うに、各ゲイト線に画素電極をオーバッラップさせるこ とはない。したがって、式②においては、分子は極めて 小さく、かつ、分母のCicには実質的には画素容量に加 えて補助容量Cが加わって大きくなっている。

【0014】また、その駆動においては第n行と第(n ことが試みられた。すなわち、ゲイト線は、パルスが印 10 +2) 行のゲイト線には同時に、互いに極性の逆なパル スが印加されなければならないが、その際には、中間の 第(n+1)行のゲイト線にはパルスは印加されてはな らない。したがって、各ゲイト線に正のパルスと負のパ ルスが連続的に組み合わされたパイポーラパルスが印加 される場合には、図3(A)に示すように、第(n+ 1) 行には、第n行にパルスが印加されて、次に再び第 n行にパルスが印加されるまでの中間に印加されること が必要であり、また、各ゲイト線に正のパルスと負のパ ルスの間にパルスの無い状態のパルス信号が印加される 法でソース/ドレインを形成した際の1つのTFTあた 20 場合には、図3 (B) に示すように、第 (n+1) 行に は、このパルスの無いときにパルスが印加されることが 必要とされる。

> 【0015】ここで注意しなければならないのは、補助 容量は第(n+1)行のゲイト線を一方の電極として形 成されているので、画素電極の電位は第(n+1)行の ゲイト線の電位の影響を強く受ける。この様子は図3に 示されるが、しかしこれは一時的なもので、直ちにもと の状態に戻り、視覚的にはほとんど影響がない。第(n +1) 行のゲイト線にパルスが印加される時間は1フレ 30 一ムの中の僅かの時間に過ぎないからである。

【0016】図4に本発明の回路を作製するための作製 工程例を示した。図(A-1)、(B-1)、(C-1) 、 (D-1) は断面図であり、 (A-2) 、 (B-2) 、 (C-2) 、 (D-2) は上面図である。 なお各 プロセスの詳細については、特願平4-30220や同 4-38637、同3-273377に記述されている ので、ここでは特に述べない。

【0017】まず、基板1上に下地の酸化珪素膜2を形 成する。これは酸化珪素と窒化珪素の多層膜でも構わな い。そして、島状の半導体領域3、3'を形成する。さ らに、ゲイト絶縁膜(酸化珪素) 4を形成し、アルミニ ウムでゲイト配線6、6'、7を形成した。(図4(A -1) および (A-2))

【0018】その後、陽極酸化をおこなって、ゲイト配 線の周囲に酸化アルミニウム被膜8、8'、9を形成し た。厚さは350nmとした。そして、公知のCMOS 形成技術を用いて不純物注入をおこなって、不純物領域 (ソース/ドレイン) 10、10'を形成した。(図4 (B-1) および (B-2))

【0019】ついで、酸化珪素の層間絶縁物を厚さ50

5

0 n mだけ形成した。ここでは、データ線とゲイト線の 交差する部分だけに酸化珪素を残して、他は除去し、酸 化珪素領域11a、11b、11cを形成した。そし て、このときはゲイト酸化膜として形成された酸化珪素 膜まで除去し、不純物半導体領域を露出させた。 (図4 (C-1) および (C-2))

【0020】データ線とゲイト線が交差する部分では容 量が生じ、この容量はゲイト信号やデータの遅延をもた らす。容量を少なくするためには、このように層間絶縁 に関しては、このような層間絶縁物は特に必要とされな いからである。特に本例のように、酸化珪素層をゲイト 絶縁膜として形成されたものまで除去してしまった場合 には、従来のようなコンタクトホールというものは不要 であり、したがって、コンタクトの不良は著しく低減で きた。

【0021】このような工程においては、、酸化珪素領 域11a、11b、11cの部分にはマスクが必要であ るが、その他の部分にはマスクは特に必要とはされな ミニウムは極めて耐蝕性が強く、例えばパッファーフッ 酸によるエッチングでは酸化珪素のエッチングレイトに 比べて十分にエッチングレイトが遅いからである。

【0022】したがって、ゲイト電極の部分に関しては 自己整合的に酸化珪素膜をエッチングできる。従来は、 TFTのコンタクトホールの形成のために微細なマスク あわせが必要であったが、この例では不要である。もち ろん、従来通り、コンタクトホールを形成する方法を採 用してもよい。

【0023】最後に、アルミニウムもしくはクロムでデ 30 ータ線12と電極13、13'を形成し、また、ITO で画素電極14を形成した。このとき、画素電極は、中 央のゲイト配線7と重なるように配置することによって その間に補助容量を形成できた。特に、この場合では、 ゲイト配線と画素電極の間には厚さ350nmの酸化ア ルミニウム(陽極酸化物)が形成されるが、その誘電率 は通常の酸化珪素よりも2倍程度大きいので効果的であ った。 (図4 (D-1) および (D-2))

【0024】以上の例では陽極酸化という手段を使用し たが、もちろん、通常のTFT作製方法を用いてもよい 40 出入りすることが無い状態)になっているのであるが、 ことはいうまでもない。

[0025]

【実施例】

(実施例1) 図3(A)に本発明のアクティブマトリ クス (図2に示した) を駆動する信号の例を示す。この 例では、ゲイト線には信号が、いわゆる飛び越し走査法 のようにとびとびに印加される。つまり、最初に第n行 のゲイト線X。に信号が印加され、次には第(n+1)行のゲイト線 X_{n+1} を飛び越して第 (n+2) 行のゲイ ト線X₁₊₂ に印加される。

6

【0026】図2の回路では、1つのゲイト線がPMO SとNMOSの両方のゲイトに接続されているので、正 のパルスと負のパルスが印加される必要がある。図3 (A) に示すようにX₁₋₁ には、最初、負のパルスが印 加され、続いて正のパルスが印加される。X₈₋₁ と第m 列のデータ線Y』に接続したTFTは2つあるが、最初 の負のパルスでは、画素 Z., 。のNMOSは動作せず、 画素 Z1-2. (図示せず)の PMOS が動作する。

【0027】一方、X₁₋₁ に正のパルスが印加されたと 物を厚く形成することがよいのであるが、その他の部分 10 同時に、X₁₊₁ には負のパルスが印加される。このと き、画素 Za, a のNMOSおよびPMOSが動作し、オ ン状態となり、画素および補助容量に重荷が充電され

> 【0028】次に、X₁₊₁ に正のパルスが印加される が、これには、画素 Z...。のPMOSは反応せず、その 下の画素 21+2.1 (図示せず)のNMOSが動作する。 このようにして、さらに走査が続く。

【0029】さて、本実施例では、データ線の信号を1 /2フレームごとにその極性を反転させる、いわゆる交 い。なぜならば、陽極酸化膜として形成される酸化アル 20 流化をおこなっている。 X.-1 にパルスが印加されてか ら約1/4フレーム後にX。にパルスが印加される。そ のときも先にX。-1、およびX。+1 にパルスが印加され たのと同じように、最初に負のパルスが印加され、次い で正のパルスが印加される。

> 【0030】そして、同じく、最初の負のパルスでは、 画素 Z₁₊₁, a のNMOSは動作せず、画素 Z₁₋₁, a のP MOSが動作する。そして、X。に正のパルスが印加さ れたと同時に、X₀₊₂ には負のパルスが印加される。こ のとき、画素 Zu+1, mのNMOSおよびPMOSが動作 し、オン状態となり、画素および補助容量に電荷が充電

> 【0031】次に、X₁₊₂ に正のパルスが印加される が、これには、画素 Za+a, a のPMOSは反応せず、そ の下の画素 Z 🛚 + 3 . 🔳 (図示せず) の N M O S が動作す る。このようにして、さらに走査が続く。

> 【0032】ここで、画素Z。』の電位は、補助容量の 電極として機能するゲイト線X。のパルスの影響を大き く受ける。ゲイト線X。にパルスが印加されているとき には画素 Z., はスタティックな状態 (外部から電荷が ゲイト線X。の電位が図のように正および負に変動する ので、それにしたがって、画素電極の電位も変動する。 この電位の変動は、補助容量と画素容量の大きさの比率 によって決定される。しかし、この変動のために画素電 極から電荷が出入りすることは少ないので、結果的には もとの状態にもどることとなる。画素 2 *** ** もゲイト 線X₀₊₁ によって同様な変動を受ける。この変動が継続 する時間は非常に短いので視覚的な影響はほとんどな

50 【0033】変動の継続する時間はゲイト線のパルスの

7

2つ分の時間である。例えば、1フレームが30 m s e c で、480行の表示装置では、1つのパルスあたりの時間は62. 5μ s e c であるので、この変動の時間は 125μ s e c である。これは、1フレームの240分の1である。

【0034】以上は理想的な駆動例を示したが、実際には各ゲイト線にパルスが印加される際には、異なるゲイト線間でパルスが重なることを避けるために適当に間隔をおいてパルスを印加することがある。

【0035】 〔実施例2〕 図3(B)に本発明のアク 10 ある。ティプマトリクス(図2に示した)を駆動する信号の例を示す。この例では、ゲイト線には信号が順番に印加される。つまり、最初に第n行のゲイト線 X_n に信号が印かされ、次には第(n+1)行のゲイト線 X_{n+1} に、さらにて第(n+2)行のゲイト線 X_{n+2} に、というように印加される。 が、現

【0036】図3(B)に示すようにX₁₋₁には、最初、負のパルスが印加され、続いて最初のパルスの継続時間と同じだけの時間を空けて、正のパルスが印加される。X₁₋₁と第m列のデータ線Y₁に接続したTFTは 202つあるが、最初の負のパルスでは、画素 Z₁₋₁のNMOSは動作せず、画案 Z₁₋₂1(図示せず)のPMOSが動作する。

【0037】一方、 $X_{\bullet-1}$ に正のパルスが印加されたと同時に、 $X_{\bullet+1}$ には負のパルスが印加される。このとき、画素 $Z_{\bullet,\bullet}$ のNMOSおよびPMOSが動作し、オン状態となり、画素および補助容量に電荷が充電される

【0038】一方、 X_{n-1} の負のパルスと正のパルスの合間には X_n に負のパルスが印加される。そして、この 30 負のパルスでは、画素 $Z_{n+1,n}$ のNMOSは動作せず、画素 $Z_{n-1,n}$ のPMOSが動作する。そして、 X_{n-1} および X_{n+1} にパルスが印加されている間にはパルスは印加されない。 X_{n-1} のパルスが終了したのち、 X_n に正のパルスが印加されるが、同時に X_{n+2} には負のパルスが印加される。このとき、画素 $Z_{n+1,n}$ のNMOSおよびPMOSが動作し、オン状態となり、画素および補助容量に電荷が充電される。

8

【0039】 X。のパルスが終了したのち、 X_{n+1} に正のパルスが印加されるが、これには、画素 Z_{n-1} のPM OSは反応せず、その下の画素 $Z_{n+2,1}$ (図示せず)の NMOSが動作する。このようにして、さらに走査が続く

【0040】ここで、画素2。』の電位は、実施例1と同様、補助容量の電極として機能するゲイト線X。のパルスの影響を大きく受ける。しかし、最終的には画質に影響を与えないレベルに収まることは実施例1と同じである。

[0041]

【発明の効果】以上のように、本発明によって、開口率を低下させること無く、画素の電位を安定するための信頼性の高い補助容量を形成することが出来た。本実施例ではプレーナー型のTFTについて説明をおこなったが、現在のアモルファスシリコンTFTで良く使用される逆スタガー型のTFTであっても同じ効果が得られることは明らかである。

【図面の簡単な説明】

7 【図1】 従来のアクティブマトリクスの回路図・構成 図を示す。


【図2】 本発明のアクティブマトリクスの回路図・構成図を示す。


【図3】 本発明のアクティブマトリクス回路の動作例 を示す。


【図4】 本発明による回路の作製工程例を示す。 【符号の説明】


- 1 基板
- 2 下地酸化珪素層
- 0 3、3' 島状半導体領域
 - 4 ゲイト絶縁膜
 - 6、6'、7 ゲイト電極・配線
 - 8、81、9 陽極酸化膜
 - 10、10' 不純物領域
 - 11a、11b、11c 層間絶縁物
 - 12 データ線
 - 13、13'金属電極

【図1】

















【図4】

